生活在信息時(shí)代的我們，處處都可以享受到數(shù)字構(gòu)成的虛擬世界帶給我們的方便快捷。在這片繁榮的景象背后，連通虛擬與現(xiàn)實(shí)世界的不可或缺的橋梁紐帶就是
模數(shù)轉(zhuǎn)換器ADC（Analog-to-digitalconverter,ADC,A/DorAtoD），它將真實(shí)世界產(chǎn)生的模擬信號(hào)（如溫度、壓力、聲音、指紋或者圖像等）轉(zhuǎn)換成更容易處理的數(shù)字形式。
模數(shù)轉(zhuǎn)換器經(jīng)歷了幾十年的發(fā)展，產(chǎn)品不斷革新，目前種類多樣，常見的有逼近型（SAR）、Flash、流水線型（pipelined）、∑-Δ型ADC等多個(gè)種類。其中逼近型、積分型、壓頻變換型等主要應(yīng)用在對(duì)于速度和進(jìn)度要求相對(duì)較低的智能儀器中，分級(jí)型和流水線型主要應(yīng)用在高速數(shù)據(jù)采集和通訊技術(shù)領(lǐng)域，脈動(dòng)型和折疊型應(yīng)用在廣播衛(wèi)星，∑-Δ型ADC應(yīng)用在高精度數(shù)據(jù)采集的多媒體、地震勘探儀器、數(shù)字音響等領(lǐng)域。
ADC屬于模擬芯片中難度最高的一部分，被稱為模擬電路皇冠上的掌上明珠。
ADC國(guó)內(nèi)外發(fā)展現(xiàn)狀
ADC屬于模擬芯片中信號(hào)鏈芯片的一種，且從細(xì)分的子產(chǎn)品的角度來看，ADC是市場(chǎng)規(guī)模較大的最主要信號(hào)鏈產(chǎn)品之一，ADC/DAC市場(chǎng)規(guī)模占模擬電路市場(chǎng)份額比例達(dá)15%。受益于較長(zhǎng)的生命周期和較分散的應(yīng)用場(chǎng)景，其技術(shù)隨著下游應(yīng)用如人工智能、信息通信、汽車電子等新興領(lǐng)域的發(fā)展一同演進(jìn)。
當(dāng)前ADC芯片的主要下游需求為通信設(shè)備領(lǐng)域（35%以上）、汽車電子（22%）、工業(yè)（20%）、消費(fèi)電子（10%）。消費(fèi)電子市場(chǎng)屬于低端ADC芯片，而高端芯片的市場(chǎng)包括有線/無線通信、汽車電子、軍工、工業(yè)、航空航天、醫(yī)療儀器等等。據(jù)Databeans統(tǒng)計(jì)，高端ADC芯片的單價(jià)是低端ADC芯片的數(shù)倍，高速率ADC占總出貨量不到10%，但是卻占據(jù)了行業(yè)接近50%的銷售額。
未來幾年支撐ADC芯片增長(zhǎng)的主要驅(qū)動(dòng)因素是5G、人工智能、物聯(lián)網(wǎng)、汽車電子等新興領(lǐng)域，這些領(lǐng)域所需的產(chǎn)品或技術(shù)對(duì)信號(hào)處理的需求（包括速度、精度、噪音等）增長(zhǎng)迅速，在2019年全球模數(shù)轉(zhuǎn)換器芯片市場(chǎng)規(guī)模已經(jīng)達(dá)到38億美元，預(yù)計(jì)到2023年全球模數(shù)轉(zhuǎn)換器芯片市場(chǎng)規(guī)模將達(dá)到50億美元，行業(yè)發(fā)展?jié)摿^大。
全球智能汽車銷量的快速增長(zhǎng)，預(yù)測(cè)2024年全球汽車半導(dǎo)體的市場(chǎng)將達(dá)428.3億美元。汽車的電動(dòng)化、智能化使得單車對(duì)電源管理IC和信號(hào)鏈IC的需求量大幅增長(zhǎng)，預(yù)計(jì)2024年車規(guī)級(jí)模擬芯片的市場(chǎng)份額將達(dá)76.4億美元、在汽車芯片中的占比也將由2020年的14.65%增長(zhǎng)至17.84%。
參考中國(guó)聯(lián)通5G/4G密度比，未來我國(guó)5G宏基站建設(shè)總數(shù)至少在800萬臺(tái)以上，并且單個(gè)5G基站的ADC芯片使用就高達(dá)兩位數(shù)。5G基站需要性能在250Msps-1Gsps、14-16bit區(qū)間的ADC芯片。根據(jù)TI公司官網(wǎng)的產(chǎn)品列表顯示，符合性能條件的ADC芯片最低單價(jià)約11美元，最高可達(dá)65美元，以保守?cái)?shù)據(jù)每個(gè)5G基站需要10個(gè)ADC芯片、每個(gè)芯片11美元進(jìn)行計(jì)算，5G基站建設(shè)帶來至少8.8億美元的增量市場(chǎng)。
目前國(guó)際上ADC/DAC市場(chǎng)份額分別被ADI、TI、MAXIM、MICROCHIP等國(guó)外企業(yè)獨(dú)占，其中，ADI市占率約為58%，TI占比約為25%，MAXIM占7%，MICROCHIP占3%，難覓國(guó)內(nèi)企業(yè)身影。這些歐美的大型模擬集成電路供應(yīng)商采用IDM的經(jīng)營(yíng)模式，從芯片的設(shè)計(jì)、制造、封測(cè)到銷售都自主可控，形成全產(chǎn)業(yè)鏈覆蓋；可以在協(xié)同優(yōu)化的同時(shí)，獲取各環(huán)節(jié)的商業(yè)價(jià)值。
隨著國(guó)內(nèi)電子產(chǎn)業(yè)的快速發(fā)展，以及政策加速國(guó)產(chǎn)替代的趨勢(shì)下，我國(guó)ADC行業(yè)也得到了快速發(fā)展，目前如芯?？萍嫉葒?guó)內(nèi)廠家在高精度ADC領(lǐng)域一定程度上實(shí)現(xiàn)了國(guó)產(chǎn)替代。受2019年TI、ADI等歐美企業(yè)限制向華為等中國(guó)企業(yè)供貨，加速我國(guó)模數(shù)轉(zhuǎn)換器芯片行業(yè)發(fā)展，未來我國(guó)ADC行業(yè)將向高端化方向發(fā)展。
詳解ADC內(nèi)部重要技術(shù)及架構(gòu)
比較器是很多ADC架構(gòu)中關(guān)鍵的一環(huán)，一個(gè)性能卓越的比較器在能效和魯棒性上都具有很好的表現(xiàn)，具體而言比較器需要通過電流再利用，減小漏電，更好的動(dòng)態(tài)偏置和預(yù)放大增益來提高能效利用，在魯棒性上著重注意共模電平的變化。唐希源博士的論文[X.Tang,VLSI,2019]，提出了一款非常優(yōu)越的低功耗比較器結(jié)構(gòu)，擁有上述所有提到的優(yōu)點(diǎn)，其結(jié)構(gòu)如下所示。
唐希源等人通過引入浮動(dòng)逆變放大器（FIA），進(jìn)一步提高了能效。它采用了自然實(shí)現(xiàn)電流重用的CMOS輸入級(jí)，通過使用浮動(dòng)存儲(chǔ)電容器為FIA供電，可以提供恒定的輸出共模電壓，從而延長(zhǎng)預(yù)放大時(shí)間并增加增益。它還避免了負(fù)載電容器的共模放電，從而節(jié)省了大量能源。此外，電容器隔離功率使放大對(duì)輸入共模電壓和PVT變化不敏感。儲(chǔ)能電容器還提供了動(dòng)態(tài)偏置，從而增強(qiáng)了前置放大器gm/ID。結(jié)合所有這些優(yōu)點(diǎn)，它實(shí)現(xiàn)了一個(gè)高效的動(dòng)態(tài)比較器，與Arm strong鎖存器相比，其能效提高了7倍以上，F(xiàn)oM值僅有2.07nJ*uV2。傳統(tǒng)前置放大器具有速度快、結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)，目前仍在廣泛應(yīng)用。當(dāng)以節(jié)能應(yīng)用為目標(biāo)時(shí)，F(xiàn)IA同時(shí)提供高增益、高能效和魯棒性，是一個(gè)很有前途的選擇。
SAR
SAR ADC因其工作原理為內(nèi)部模擬信號(hào)經(jīng)過多個(gè)時(shí)鐘周期，逐漸接近輸入值的結(jié)構(gòu)而得名。其中包括用于削減輸入信號(hào)的開關(guān)電容陣列，進(jìn)行二分判斷的比較器、電壓參考電路、SAR邏輯控制器、子時(shí)鐘單元和非理想因素邏輯校準(zhǔn)等結(jié)構(gòu)。SAR ADC的基本原理是利用二分法，每次進(jìn)行信號(hào)和參考電平的大小判斷，用判斷結(jié)果改變下一次開關(guān)電容陣列的邏輯，將輸入信號(hào)有順序的削減，然后下一次與更小范圍的參考電平比較，從高到低試探性逼近信號(hào)所在數(shù)字量化的位區(qū)間。
除了設(shè)計(jì)節(jié)能比較器外，還可以利用SAR ADC的架構(gòu)級(jí)特性來降低比較器的總功耗。對(duì)于N位SAR ADC，其比較器需要觸發(fā)N次，但不同比較的噪聲要求不同。對(duì)于較小的比較器輸入，比較器噪聲需要較低，以確保正確的決策。然而對(duì)于較大的輸入，比較器噪聲要求可以顯著放寬，同時(shí)仍能產(chǎn)生正確的決策。在N次比較中，比較器輸入僅小于LSB /2一次。對(duì)于所有其他比較，可以放寬噪音要求以節(jié)省能源。然而，挑戰(zhàn)在于，我們不知道關(guān)鍵決策何時(shí)發(fā)生，因?yàn)樗Q于未知的輸入。研究人員開發(fā)了幾種技術(shù)來解決這一問題。
一種解決方案是確定這個(gè)關(guān)鍵的比較周期，并相應(yīng)地降低其噪聲。Harpe等人采用判斷電路，通過將決策時(shí)間與預(yù)設(shè)計(jì)時(shí)器進(jìn)行比較來確定關(guān)鍵比較周期。一旦確定了關(guān)鍵周期，它將多次重復(fù)決策并采用多數(shù)結(jié)果，從而有效地降低了比較器噪聲。等效地，它將比較器重新配置為低噪聲模式，以進(jìn)行關(guān)鍵決策。以12位SAR轉(zhuǎn)換為例，5次多數(shù)表決將總輸入?yún)⒖荚肼晱?.95 LSB降低到0.66 LSB，SAR功率增加33%。為了實(shí)現(xiàn)相同的性能，傳統(tǒng)的模擬縮放需要將比較器功耗增加300%（4×功耗，2×降噪）。然而，與其他時(shí)域操作一樣，關(guān)鍵比較判斷器也會(huì)受到PVT變化的影響，需要校準(zhǔn)。
另一種被廣泛采用的解決方案是在SAR搜索算法中提供冗余，這使得早期決策中的錯(cuò)誤可以在以后得到糾正。通過杠桿作用冗余，它可以容忍轉(zhuǎn)換過程中的各種錯(cuò)誤，如比較器噪聲和DAC設(shè)置誤差/噪聲，只要它們?cè)谝韵氯哂喾秶鷥?nèi)，它將關(guān)鍵比較等效地重新定位到LSB決策。Giannini等人將冗余與雙比較器架構(gòu)相結(jié)合，如下圖所示。
包括冗余位在內(nèi)的最后兩位判決采用低噪聲比較器以確保轉(zhuǎn)換精度，而之前的（N? 1） 轉(zhuǎn)換依靠高噪聲但低功耗的比較器來節(jié)省能源。精細(xì)比較器的輸入?yún)⒖荚肼曉O(shè)計(jì)為低功耗比較器的一半。粗略估計(jì)表明，低噪聲比較器的功耗是低功耗比較器的4倍。與常規(guī)設(shè)計(jì)相比，所有N個(gè)判決都需要低噪聲比較器，這項(xiàng)工作只需啟動(dòng)兩次，從而將9位SAR ADC中的比較器總功率降低約55%。然而，它受到兩個(gè)比較器之間偏移量不匹配的影響，必須進(jìn)行校準(zhǔn)。還可以提供大量冗余來糾正偏移不匹配。然而，需要在更重要的位中提供大冗余，這增加了低噪聲比較的數(shù)量，并導(dǎo)致低能效。
為了減少比較器偏移不匹配，Harpe等人報(bào)告了一種負(fù)載切換比較器，其負(fù)載電容器可以重新配置，以在低噪聲和低功率模式之間切換。通過在兩種模式之間共享比較器輸入晶體管，偏移失配大大減少。因此，它可以通過LSB提供的小冗余進(jìn)行校正，并且不需要偏移校準(zhǔn)。
Pipelined
Pipelined型ADC因其系統(tǒng)由多級(jí)子流水線電路交替工作，每一級(jí)流水線級(jí)包含MDAC和子ADC小模塊，其中MDAC是pipelined結(jié)構(gòu)的核心單元。系統(tǒng)由半周期采樣，半周期放大轉(zhuǎn)換的兩相不交疊時(shí)鐘驅(qū)動(dòng)，相鄰兩級(jí)流水線級(jí)交替采樣和放大，實(shí)現(xiàn)逐級(jí)量化。在很多高精度pipelined ADC中，增益誤差和非線性等誤差往往制約ADC的精度，因而各類校準(zhǔn)模塊是其性能提高的關(guān)鍵部分。
與SAR型結(jié)構(gòu)相比，pipelined型結(jié)構(gòu)具有速度快，精度高的優(yōu)勢(shì)，同時(shí)也有電路復(fù)雜，功耗高的缺陷。因此，pipelined型結(jié)構(gòu)一般適合于對(duì)功耗不敏感的高速中高精度應(yīng)用場(chǎng)景。
pipelined－SAR型ADC
考慮pipelined結(jié)構(gòu)速度快、功耗高，而SAR結(jié)構(gòu)速度低、功耗低等特點(diǎn)，在近些年研究中，兩者的優(yōu)勢(shì)結(jié)合的pipelined－SAR結(jié)構(gòu)被提出和大量采用。兩步式pipelined－SAR是最常見的實(shí)現(xiàn)方式，其包含兩級(jí)SAR結(jié)構(gòu)和一個(gè)多倍放大器的中間級(jí)，可以看作將流水線MDAC結(jié)構(gòu)的flash子ADC小模塊改進(jìn)為SAR結(jié)構(gòu)，并且提升MDAC的量化位數(shù)，同時(shí)將后端的子流水線全部用SAR結(jié)構(gòu)替代。與pipelined結(jié)構(gòu)一樣，放大器會(huì)帶來較大的諧波失真，因此pipelined－SAR校準(zhǔn)側(cè)重于放大器增益誤差和非線性誤差的校準(zhǔn)。
pipelined－SAR結(jié)構(gòu)具有折衷的轉(zhuǎn)換率和相對(duì)較低的功耗開銷。目前在利用優(yōu)值作為ADC的結(jié)構(gòu)優(yōu)劣的評(píng)價(jià)系統(tǒng)情況，pipelined－SAR型的性能在幾類結(jié)構(gòu)中FOM值相比較好，也是近年來時(shí)間交織架構(gòu)下研究的熱門方向。
VCO ADC
VCO ADC是近幾年來提出的一種新型ADC結(jié)構(gòu)。其核心是利用VCO的電壓能夠改變其振蕩頻率的特點(diǎn)，把模擬信號(hào)首先轉(zhuǎn)換成時(shí)間信號(hào)，再通過把時(shí)間信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，完成模擬－時(shí)間－數(shù)字的轉(zhuǎn)換。
壓控振蕩器ADC與其他傳統(tǒng)模擬ADC相比，具有功耗低、面積小，響應(yīng)速度快的特點(diǎn)，可適用于G Hz以上采樣率的高速及超高速ADC設(shè)計(jì)。然而，由于輸出頻率與輸入電壓間的非線性關(guān)系，量化的線性優(yōu)化或校準(zhǔn)通常是設(shè)計(jì)的難點(diǎn)。而且相比于其他幾種結(jié)構(gòu)，計(jì)數(shù)時(shí)鐘的抖動(dòng)、模塊單元的失配對(duì)性能的影響也較為突出，盡管如此，利用VCO替代傳統(tǒng)ADC模塊的改進(jìn)設(shè)計(jì)依然是研究的熱門問題。
總結(jié)
隨著移動(dòng)物聯(lián)網(wǎng)、5G、生物電子醫(yī)療、自動(dòng)駕駛等技術(shù)的發(fā)展，信號(hào)處理在各領(lǐng)域所處的地位愈加重要，處于傳感器終端的模數(shù)轉(zhuǎn)換器芯片重要性不言而喻，對(duì)模數(shù)轉(zhuǎn)換器ADC的性能要求也日益增高。但目前國(guó)內(nèi)做ADC的企業(yè)相對(duì)其他芯片企業(yè)仍然較少。
隨著祖國(guó)的日益強(qiáng)盛，科技水平逐步提高，在中國(guó)大力推動(dòng)半導(dǎo)體產(chǎn)業(yè)發(fā)展的情況下，未來中國(guó)一定可以在高精尖ADC領(lǐng)域有一塊屬于自己的立足之地。
